Архитектура AMD Phenom
Улучшена работа с инструкциями SSE. Увеличена разрядность SSE блоков с 64 бит до 128 бит. Современные процессоры Athlon X2 при выполнении 128-битной SSE-операции вынуждены разбивать ее на две 64-битных и выполнять по очереди.
Само дробление операции тоже является операцией. Таким образом, одна 128-битная SSE-инструкция требует от процессора Athlon X2 выполнения минимум трех операций. Чипы Phenom могут выполнять 64-битные SSE-инструкции как одну. Именно поэтому увеличение разрядности SSE-блоков так важно и производительность должна вырасти довольно значительно. Увеличена разрядность интерфейса между SSE-блоками и кэшем данных первого уровня. Теперь за один такт стала возможной загрузка двух 128-битных инструкций за такт против двух 64-битных у Athlon X2. Поддерживаются инструкции SSE4a, которые, помимо стандартного набора, включают: комбинированный набор инструкций (EXTRQ/INSERTQ) и векторные потоковые инструкции (MOVNTSD/MOVNTSS).
Улучшенное предсказание ветвлений. Архитектура Phenom позволяет отслеживать гораздо больше переходов и ветвлений, за счет чего повышается точность предсказаний. А чем точнее предсказания переходов, тем более полно процессор способен загрузить работой свои исполнительные блоки. Также вдвое в сравнении с Athlon X2 увеличен размер стека возврата. У Athlon X2 при выполнении длинной цепочки запросов возможна ситуация, когда места для записи начального адреса в стеке возврата не хватает и тогда предсказания ветвлений становятся невозможными. Теперь вероятность этого значительно снизилась.
Внеочередная загрузка команд. Архитектура Phenom дает возможность загружать новые данные до выгрузки обработанных. Подобное отличие существует и между архитектурами NetBurst и Core, но реализация технологии у AMD и Intel разная. Если у Intel используется предсказатель, который предотвращает опережение загрузки данных над их выгрузкой из одной и той же ячейки памяти, то чипы AMD адрес выгрузки рассчитывают, что исключает возможность ошибки. Если подобная ошибка происходит, то данные будут потеряны и выполнение команды придется начинать сначала.
Новые блоки предвыборки. В чипах Phenom появился новый блок предвыборки. Расположен он непосредственно в контроллере памяти и называется блоком предвыборки DRAM. Этот блок анализирует запросы к памяти, предсказывает, какие данные понадобятся процессору, и извлекает их в собственный буфер, не занимая объем кэша. Предсказание инструкций стало 32-байтным против 16-байтного в Athlon X2.
Кэш третьего уровня. Процессоры архитектуры Phenom получили кэш - память третьего уровня объемом 2 Мб. Кэш L3 общий, то есть использовать его могут все ядра процессора. Объем кэша L2 останется прежним — 512 Кб на ядро. Схема работы кэшей проста: те данные, что используются наиболее часто, располагаются в кэше L1, те, что туда не входят, помещаются в L2 и, наконец, наименее используемые данные выводятся в кэш L3.
HyperTransport 3.0. Частота новой шины HyperTransport 3.0 теперь зависит от тактовой частоты и на самых высокочастотных процессорах может достигать 2,6 ГГц (5200 МТ/c или 20,8 Гб/c = 2,6 ГГц * (32 бит/8) ). Это особенно важно для двух- и четырехъядерных процессоров для обеспечения высокой скорости обмена данными между ядрами. Другая особенность HyperTransport 3.0 - поддержка горячего подключения устройств и возможность конфигурации канала. Например, шину 1×16 HT можно виртуально превратить в две 2×8 HT, в итоге каждому ядру многоядерного процессора можно назначить персональный HT-канал.
CoolCore. Неиспользуемые цепи процессора отключаются, чем достигается экономия энергии.
Independent Dynamic Core. Каждое ядро процессора может динамически изменять собственную частоту. Предусмотрено пять энергетических уровней. В режимах частичной нагрузки, а это 99% времени работы абсолютного большинства настольных ПК, экономия может быть очень существенной.
Dual Dynamic Power Management. Питание контроллера памяти будет независимым от питания ядер. Это позволит контроллеру работать с ОЗУ в обычном режиме, даже если одно или несколько ядер снизили свою частоту. Зачем это надо? Допустим, процессор работает с однопоточным, не оптимизированным под несколько ядер приложением. Нагружено будет только одно ядро, в то время как остальные понизят свою частоту до минимума. Контроллер памяти будет продолжать работать на максимальной частоте, за счет чего скорость обмена данными с ОЗУ останется прежней и падения производительности не случится.