Cектор IT новостей

Intel Wide Dynamic Execution - широкое динамическое исполнение. Широким оно стало благодаря тому, что процессоры Intel стали исполнять больше операций за такт, нежели их предшественники. Благодаря добавлению в каждое ядро дополнительного декодера и исполнительных устройств, каждое из ядер выбирает из программного кода и исполняет до четырех x86 инструкций одновременно, в то время как остальные процессоры AMD и Intel, могут обрабатывать не более трех инструкций за такт.

На четыре декодера микроархитектура Core предполагает наличие шести портов запуска. Кроме того, микроархитектура Core получила более совершенный блок предсказания переходов и более вместительные буферы команд, используемые на различных этапах анализа кода для оптимизации скорости исполнения.

Intel Advanced Digital Media Boost - повышеная переработка цифрового медиа. Очередным направлением, по которому выполнялось совершенствование микроархитектуры Ядро, стала переработка блоков исполнения инструкций полупроводниковая SSE, SSE2, SSE3. Современное программное обеспечение  для обработки изображений, видео и звука, шифрования, научной и финансовой деятельности, достаточно широко использует наборы команд полупроводниковая SSE, которые позволяют работать компания 128-битовыми операндами различного характера. Именно этот факт заставил инженеров интелевский задуматься об ускорении работы полупроводниковая SSE блоков процессора, тем более что до настоящего времени процессоры интелевский исполняли одну SSE-инструкцию, работающую с 128-битными операндами, лишь за два такта. Один такт тратился на обработку старших 64 бит, второй такт – на обработку младших. Новая же микроархитектура Ядро позволяет ускорить работу с Полупроводниковая SSE инструкциями в два раза. В процессорах Ядро блоки полупроводниковая SSE полностью 128-битовые, что дает возможность увеличить количество данных, обрабатываемых процессором за такт. И особенно в тех задачах, которые используют полупроводниковая SSE инструкции наиболее активно, это, в первую очередь, различного рода мультимедиа - приложения.

Intel Advanced Smart Cache - усовершенствованый быстрый кэш. Поскольку микроархитектура Core изначально проектировалась в двухъядерном варианте, разработчики получили возможность оптимизировать отдельные функциональные блоки процессоров с учётом их особенностей. Так, процессоры с микроархитектурой Core получили разделяемый между вычислительными ядрами L2 кеш. Таким образом, у процессора появилась возможность гибко регулировать размеры областей кеша, используемых каждым из ядер. Иными словами, доступ ко всему объёму L2 кеша может получить любое из ядер процессора с микроархитектурой Core. Это, в частности, значит и то, что когда одно из ядер бездействует, второе получает в своё полное распоряжение весь объём кеш - памяти. Если же одновременно работают два процессорных ядра, то кеш делится между ними пропорционально, в зависимости от частоты обращений каждого ядра к оперативной памяти. Более того, если оба ядра работают синхронно с одними и теми же данными, то хранятся они в общем L2 кеше только однократно. То есть, разделяемый интеллектуальный L2 кеш процессоров с микроархитектурой Core гораздо более эффективен и, даже можно сказать, более вместителен, чем два отдельных кеша, разделённых между ядрами.

Intel Smart Memory Access - предварительная выборка данных. Микроархитектура Core предполагает реализацию в процессоре шести независимых блоков предварительной выборки данных. Два блока нагружаются задачей предварительной выборки данных из памяти в общий L2 кеш, ещё по два блока работают с кешами первого уровня каждого из ядер CPU. Каждый из этих блоков независимо друг от друга отслеживает закономерные обращения (потоковые, либо с постоянным шагом внутри массива) исполнительных устройств к данным. Базируясь на собранной статистике, блоки предварительной выборки стремятся подгружать данные из памяти в процессорный кеш ещё до того, как к ним последует обращение. Кроме улучшенной предварительной выборки данных, Intel Smart Access предполагает ещё одну интересную технологию, названную memory disambiguation (устранение противоречий в памяти). Данная технология направлена на повышение эффективности работы алгоритмов внеочередного исполнения инструкций, осуществляющих чтение и запись данных в памяти. Дело в том, что в современных процессорах, осуществляющих внеочередное исполнение команд, не допускается выполнение команды чтения до того, как не будут завершены все инструкции сохранения данных. Объясняется это тем, что планировщик заранее не обладает информацией о зависимости загружаемых и сохраняемых данных. Однако достаточно часто последовательные инструкции сохранения и загрузки данных из памяти не имеют между собой никакой взаимной зависимости. Поэтому, отсутствие возможности изменения порядка их выполнения зачастую снижает загрузку исполнительных устройств и эффективность работы CPU в целом. Для решения этой проблемы и предусматривается новая технология memory disambiguation. Она предусматривает специальные алгоритмы, позволяющие с достаточно высокой вероятностью устанавливать зависимость последовательных команд сохранения и загрузки данных, и даёт возможность, таким образом, применять внеочередное выполнение инструкций к этим командам. Совместное использование предварительной выборки данных и технологии memory disambiguation повышает эффективность работы процессора с памятью не только за счёт минимизации возможных простоев исполнительных устройств, но и благодаря более эффективному использованию пропускной способности шины и снижению латентностей при обращениях к памяти.

Intel Intelligent Power Capability - управление энергопотреблением. Процессоры, основанные на микроархитектуре Core, получили возможность интерактивного отключения тех собственных подсистем, которые не используются в данный момент. Причём речь идёт не о ядрах целиком. Декомпозиция процессора на отдельные функциональные узлы выполнена на гораздо более низком уровне. Каждое из процессорных ядер поделено на большое количество блоков и внутренних шин, питание которыми управляется раздельно посредством специализированных дополнительных логических схем. Главной особенностью этих схем, входящих в Intel Intelligent Power Capability, является то, что их работа не влечёт за собой увеличение времени отклика процессора на внешние воздействия, вызванное необходимостью приводить отключенные блоки в функциональное состояние. Следует отметить, что возможность деактивации различных блоков CPU во время его работы заставило разработчиков пересмотреть подход к измерению температуры процессора. Процессоры с микроархитектурой Core снабжены несколькими температурными датчиками, расположенными на ядре в тех местах, которые предрасположены к сильному нагреву. Для обработки показаний этих многочисленных датчиков процессор содержит специальную схему, определяющую максимальную температуру. Именно эта температура и будет рапортоваться процессором пользователю и системам аппаратного мониторинга.